換電路中，發(fā)生在漏極和源極之間的浪涌。

漏極和源極之間產(chǎn)生的浪涌

緩沖電路的種類和選擇

C緩沖電路的設(shè)計(jì)

RC緩沖電路的設(shè)計(jì)

放電型RCD緩沖電路的設(shè)計(jì)

非放電型RCD緩沖電路的設(shè)計(jì)

封裝引起的浪涌差異

SiC MOSFET的漏極和源極之間產(chǎn)生的浪涌

開(kāi)關(guān)導(dǎo)通時(shí)，線路和電路板版圖的電感之中會(huì)直接積蓄電能（電流能量）。當(dāng)該能量與開(kāi)關(guān)器件的寄生電容發(fā)生諧振時(shí)，就會(huì)在漏極和源極之間產(chǎn)生浪涌。下面將利用圖1來(lái)說(shuō)明發(fā)生浪涌時(shí)的振鈴電流的路徑。這是一個(gè)橋式結(jié)構(gòu)，在High Side（以下簡(jiǎn)稱HS）和Low Side（以下簡(jiǎn)稱LS）之間連接了一個(gè)開(kāi)關(guān)器件，該圖是LS導(dǎo)通，電路中存在開(kāi)關(guān)電流IMAIN的情形。通常，該IMAIN從VSW流入，通過(guò)線路電感LMAIN流動(dòng)。

圖1：產(chǎn)生關(guān)斷浪涌時(shí)的振鈴電流路徑

接下來(lái)，LS關(guān)斷時(shí)，流向LMAIN的IMAIN一般是通過(guò)連在輸入電源HVdc和PGND之間的大容量電容CDCLINK，經(jīng)由HS和LS的寄生電容，按照虛線所示路徑流動(dòng)。此時(shí)，在LS的漏極和源極之間，LMAIN和SiC MOSFET的寄生電容COSS（CDS+CDG）就會(huì)產(chǎn)生諧振現(xiàn)象，漏極和源極之間就會(huì)產(chǎn)生浪涌。如果用VDS_SURGE表示施加在HVdc引腳的電壓，用ROFF表示MOSFET關(guān)斷時(shí)的電阻，則該浪涌的最大值VHVDC可以用下述公式表示（*1）。

圖2是使用SiC MOSFET SCT2080KE進(jìn)行測(cè)試時(shí)關(guān)斷時(shí)的浪涌波形。當(dāng)給HVdc施加800V的電壓時(shí)，可以算出VDS_SURGE為961V，振鈴頻率約為33MHz。利用公式（1），根據(jù)該波形，可以算出LMAIN約為110nH。

圖2：關(guān)斷浪涌波形

再接下來(lái)，增加一個(gè)圖3所示的緩沖電路CSNB，實(shí)質(zhì)性地去掉LMAIN后，其關(guān)斷浪涌的波形如圖4所示。

圖3：C緩沖電路

圖4：通過(guò)C緩沖電路降低關(guān)斷浪涌

可以看到，增加該CSNB之后，浪涌電壓降低50V以上（約901V），振鈴頻率也變得更高，達(dá)到44.6MHz，而且包括CSNB在內(nèi)，整個(gè)電路中的LMAIN變得更小。

同樣，利用公式（1）計(jì)算LMAIN，其結(jié)果由原來(lái)的110nH左右降低至71nH左右。原本，最好是在進(jìn)行版圖設(shè)計(jì)時(shí)，將線路電感控制在最低水平。但是，在實(shí)際設(shè)計(jì)過(guò)程中，往往會(huì)優(yōu)先考慮器件的散熱設(shè)計(jì)，所以線路并不一定能夠按照理想進(jìn)行設(shè)計(jì)。

在這種情況下，其對(duì)策方案之一就是盡可能在開(kāi)關(guān)器件附近配置緩沖電路，使之形成旁路電路。這樣既可以將線路電感這一引發(fā)浪涌的根源降至最低，還可以吸收已經(jīng)降至最低的線路電感中積蓄的能量。然后，通過(guò)對(duì)開(kāi)關(guān)器件的電壓進(jìn)行鉗制，就可以降低關(guān)斷浪涌。